PATENT ABSTRACTS OF JAPAN

03-230619 (11)Publication number:

(43)Date of publication of application: 14.10.1991

7/10 H03L (51)Int.Cl. 7/107 HO3L

(71)Applicant: MATSUSHITA ELECTRIC IND (21)Application number : 02-025413

CO LTD

(72)Inventor: KATO ISAO 05.02.1990 (22)Date of filing:

(54) PLL CIRCUIT

PURPOSE: To expand a capture range substantially by operating this PLL circuit so that the difference of frequencies between a demodulation clock and a data string signal is decreased when the difference between the frequency of the data string signal and the frequency of the demodulation clock is at the outside of the capture range of the PLL circuit.

CONSTITUTION: When the difference of a frequency of a data string signal 101 and the frequency of a demodulation clock 112 is at the outside of a frequency pulling-in range (capture range) of the PLL circuita frequency comparator 103 detects it. Then the difference of the frequency of the data string signal 101 and the frequency of the demodulation clock 112 is within the frequency pulling-in range (capture range) of the PLL circuit by applying frequency pulling-in operation of the frequency comparator 103. Thusthe frequency pulling-in range is substantially expanded.

®日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平3-230619

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)10月14日

7/10 7/107 H 03 L

8731-5 J 8731-5 J

H 03 L 7/10

Z C

審査請求 未請求 請求項の数 3 (全11頁)

会発明の名称 PLL回路

> 願 平2-25413 ②特

顧 平2(1990)2月5日

重 雄 @発 明 者 加藤 ⑪出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地

弁理士 栗野 外1名 四代 理 人 重孝

1. 発明の名称

PLL回路

2. 特許請求の範囲

(1)データ列信号の復調クロックを発生する電 圧制御発振回路と、

前記電圧制御発振回路の出力を分開する分間回 路と、

前記分周回路の分周出力を可変入力とし、 デー タ列信号を基準入力として両者の位相を比較し、 位相差に応じた信号を出力する位相比較器と、

前記電圧制御発振回路に制御電圧を印加するた めの電荷をチャージあるいはディスチャージする チャージ・ポンプと、

前記チャージ・ポンプの動作による電圧変化を 平滑化し、前記電圧制御発援回路に制御電圧を印 加するローパス・フィルタとから構成されるPL し回路において、

前記電圧制御発振回路の出力クロックとデータ 列信号とを比較し、復調クロックの周波数とデー タ列信号との周波数差が所定範囲内であるかどう かを判定するとともに予め定められた時間、周波 数差に広じた信号を出力する周波数比較器と、

前記周波数比較器の判定結果に基づき、 セレク タへの制御信号を生成する制御回路と、*

前記位相比較器の出力信号及び前記周波数比較 器の出力信号が入力され、前記制御回路の出力信 号によって、何れか一方を前記チャージ・ポンプ のチャージ動作及びディスチャージ動作の制御を 行う制御信号として選択出力するセレクタとを備

前記セレクタは、前記周波数比較器による比較 結果が、復調クロックの周波数とデータ列信号の 周波数との周波数差が所定範囲内となった場合に、 前記制御回路の指示に基づいて前記位相比較器の 出力信号を選択出力し、 前記周波数比較器による 比較結果が所定範囲外となった場合に、前記制御 回路の指示に基づいて前記周波数比較器の出力信 号を選択出力することを特徴とするPLL回路。

(2)周波数比較器は、データ列信号の最大反転

特開平3-230619(2)

間隔内に、電圧制御発掘回路の出力クロックが何周期入るかを検出し、所定の数を越えた場合にデータ列信号に対して復調クロックの周波数が高く所定範囲外と判定することを特徴とする譲収項1記載のPLL回路。

(3)周放数比較器は、データ列信号の最小反転間隔内に、電圧制御発振回路の出力クロックが何周期入るかを検出し、所定の数より小さい場合にデータ列信号に対して復期クロックの周波数が低く所定範囲外と判定することを特徴とする請求項1記載のP.L.L.同路。

3. 発明の詳細な説明

産業上の利用分野

本発明は、データ列信号(例えばディジタル・オーディオ機器間でのデータ信号の授受に用いられるディジタル・オーディオ・インターフェース信号等)を受信し、受信信号に位相と周波数が同期した復調クロックを発生させるPLL回路に関するものである。

従来の技術

器 3 0 2 の出力であるディスチャージ制御信号 3 1 2 によって 0 N となり、 ローバス・フィルタ 3 0 6 はローバス・フィルタであり、チャージ・ポンプ 3 0 3 よって 電荷のチャージあるいはディスチャージが行われることによる電圧変化を平滑化し、 電圧制御発振回路 3 0 7 に道流電圧を制御電圧として印加する。

上記のように構成された復調クロック発生用P 路307で L L 回路は、データ列信号301に対して復調ク よって電 E ロック308の位相が遅れたとき、位相比較器3 がり、復ま 02のチャージ制御信号311が出力され、これ 助作する。 によってチャージ・ポンプのPチャネルFET3 このよう 04が0Nとなり、ローパス・フィルタ308に 301との 電荷がチャージされる。ローパス・フィルタ306 がなくなる は電荷がチャージされたことによる急激な電圧上 呼び、ロー 頻復電圧314を上昇させ、これによって電圧制 位相差が多 御発振回路307の発振周波数が上がり、復期ク ぶ。 ロック308の位相が進むように動作する。逆に、 発明が象

第4図は、 従来の復調クロック発生用PLL回路の例を示す図である。

第3回において、307は電圧制御発振回路で あり、印加される電圧に比例した周波数の賃号を 発生する。 308は電圧制御発振回路307の出 力を分周する分周回路であり、この分周回路308 の出力が復調クロックである。 302は位相比較 器であり、受信データ列信号301を基準入力とし、 分周回路308の出力である復調クロック309 を可変入力として両者の位相を比較し、データ列 信号に対して復期クロックの位相が進んだ場合に ディスチャージ制御信号312を出力し、逆にデ ータ列信号に対して復調クロックの位相が遅れた 場合にチャージ制御信号311を出力する。303 はチャージ・ポンプであり、 PチャネルFET3 0 4 と N チャネル F E T 3 0 5 とで構成され、 P チャネルFET304は位相比較器302の出力 であるチャージ制御信号311によって0Nとな り、ローパス・フィルタ306に電荷をチャージ する。一方、NチャネルFET305は位相比較

データ列信号 3 0 1 に対して復調クロック 3 0 9 の位相が進んだときには、位相比較 器 3 0 2 のディスチャーツ制御信号 3 1 2 が出力され、これによってチャーツ・ポンプの N チャネル F E T 3 0 5 が O N となり、ローバス・フィルタ 3 0 6 から電荷がディスチャージされる。 ローバス・フィルタ 3 0 6 は電荷がディスチャージされたことによる 急激な 電圧下降変化を平滑化し、 電圧制御発振回路 3 0 7 への制御電圧 3 1 4 を下降させ、これによって電圧制御発振回路 3 0 7 の発振周波数が下がり、復調クロック 3 0 9 の位相が遅れるように

このように復調クロック303とデータ列信号301との位相差が減少する様に動作し、位相差がなくなると、ローバス・フィルタ308の出力直流電圧が一定となる。この状態をロック状態と呼び、ロック状態に引き込まれるまでの過程で、位相差が変化している状態をアンロック状態と呼

発明が解決しようとする課題

特閒平3-230619(3)

受信データ列信号を復調するには、 データ列信号を復調するには、 データ列信号を協出し、 前記抽出クロック 成分に基づいて発生した復調クロックによりデータを読み取る必要がある。

データを読み取るには、データ列信号の最大繰り返し周波数の2倍の周波数で、かつ、データ列信号と所定の位相関係の復調クロックが必要である。

このために、 PLL回路の位相比較器の基準入力としてデータ列信号を、 また、 位相比較器の可変入力として電圧制御発振回路の出力信号をデータ列信号の 最大繰り返し周波数の 2倍の周波数となる様分周した復期クロックをそれぞれ入力し、位相比較器の出力によりチャージ・ポンプ及びローバス・フィルタを介して電圧制御発振回路を制御し、 データ列信号に位相の一致した復期クロックを電圧制御発振回路に発生させることが行われている。

ところが、 位相比較器の 基準入力であるデータ 列信号の周波数と、 可変入力である復調クロック

路と、電圧制御発振回路の出力を分周する分周回 路と、復調クロックとデータ列信号の位相を比較 する位相比較器と、復調クロックとデータ列信号 の周波数を比較する周波数比較器と、制御回路と、 位相比較器あるいは周波数比較器の出力信号を選 択出力するセレクタと、 チャージ・ポンプと、 ロ ーパス・フィルタとを備える構成としたものであ る。また、本発明のPLL回路は、請求項2に記 載のとおりの、電圧制御発振回路と、電圧制御発 版回路の出力を分周する分周回路と、 復調クロッ クとデータ列信号の位相を比較する位相比較器と、 電圧制御発振回路の出力クロックとデータ列信号 の周波数を比較する周波数比較器と、制御回路と、 位相比較器あるいは周波数比較器の出力信号を選 択出力するセレクタと、チャージ・ポンプと、ロ ーパス・フィルタとを備え、 周波数比較器は、デ 一夕列信号の最大反転間隔内に、電圧制御発接回 路の出力クロックが何周期入るかを検出し、所定 の数を越えた場合に、データ列信号に対して復調 ・クロックの周波数が高く所定範囲外と判定する構

の周波数(一般に、電圧制御発振回路の発振周波 数の整数分の1の周波数)とが離れ過ぎ、両周波 数の整が周波数引き込み範囲(キャプチャレンジ) と呼ばれる所定範囲内にない場合、位相比較器に よる電圧制御発振回路の制御は、復調クロックと データ列信号との位相差が減少する方向に行われ なくなり、いつまでもPLL回路は位相ロック状 態とはならないという問題があった。

上述のような問題は、PLL回路の周波数引き 込み範囲(キャプチャレンジ)を拡大することに よって解決することができるが、従来の様に基本 的に位相比較器のみで制御を行うPLL回路には これを満足させるに十分な周波数引き込み能力を 持ったものがなかった。

本発明は上記従来の問題を解消するものであり、 実質的にキャプチャレンジを拡大できるPLL回路を提供することを目的とする。

課題を解決するための手段

上記目的を達成するために本発明のPLL回路は、請求項1に記載のとおりの、電圧制御発振回

成としたものである。

また、本発明のPLL回路は、額求項3に記載のとおりの、電圧制御発援回路と、電圧制御の発援回路と、復興クロックとデータ列信号の位相を比較する位相比較到過過を比較する原政数比较を認めているののではは、また、関係の出力の対象をは関係内に、電圧制御発をして、関係の出力の対象をでは関係内に、電圧制御発展のは、データ列信号の最小の反転間隔内に、電圧制御発展の出力のは、データ列信号の最大の反転間隔内に、電圧制御発展所での数とりからの関系と、が通過をである。

作用

上記のように構成した請求項1の発明は、 周波数比較器の比較結果に基づいて制御回路は、 復期 クロックの周波数とデータ列信号の周波数との周波数差が所定範囲内の場合には位相比較器の出力

特開平3-230619(4)

信号がセレクタの選択出力となるように作用し、 復調クロックの周波数とデータ列信号の周波数と の周波数差が所定範囲外の場合には周波数比較器 の出力信号が、セレクタの選択出力となるように 作用する。

また請求項2の発明は、周波数比較器は、データ別信号の最大反転間隔内に電圧制御発版回路の数はカクロックが何周期入るかを検出し、所定のの数を越えた場合にデータ列信号に対して復期のには対しての周波数が高に変別の周波数差が所定範囲の出たなるように作用し、復期のはまか、セレクタの週次は出力となるように作用する。

また、 請求項3の発明は、 周波数比較器は、 データ列信号の最小反転間隔内に電圧制御発振回路の出力クロックが何周期入るかを検出し、 所定の

ジ制御信号、122は位相比較器102によるデ ィスチャージ制御信号、103は電圧制御発振回 路110の出力クロック130とデータ列便号1 01とを比較し、復調クロックの周波数とデータ 列信号101との周波数差が所定範囲内であるか どうかを判定するとともに周波数差に応じた信号 を出力する周波数比較器、123は周波数比較器 103によるチャージ制御信号、124は周波数 比較器103によるディスチャージ制御信号、1 04は周波数比較器103の出力信号であるチャ ージ制御信号123及びディスチャージ制御信号 124のどちらか一方が論理レベル"H"となっ た場合に、セレクタ105への制御信号125を 論理レベル"H"とする制御回路、105は位相 比較器102の出力信号(チャージ制如信号12 1及びディスチャージ制御信号(122)と、周波 数比較器103の出力信号(チャージ制御信号) 23及びディスチャージ制御信号124)とを入 力し、制御回路104の出力信号125が論理レ ベル"L"の場合には位相比較器102の出力信

数より小さい場合にデータ列信号に対して復調クロックの周波数が低く所定範囲外と判定し、これに基づいて制御回路は、復調クロックの周波数とか所定範囲内の場合には位相比較器の出力信号がセレクタの周波数とアータ列信号の周波数との周波数差が所定範囲外の場合には周波数比較器の出力信号が、セレクタの選択出力となるように作用する。

実施例

以下に、本発明の一実施例であるデータ列信号 に位相と周波数が同期した復調クロックを発生させるPLL回路について、図面とともに説明する。 (実施例1)

第1図に於て、110は電圧制御発振回路、1 11は電圧制御発振回路110の出力を分周し復 期クロック112を生成する分周回路、102は 分周回路111の分周出力である復期クロック1 12とデータ列信号101との位相を比較する位 相比較器、121は位相比較器102によるチャー

牙を、論理レベル "H" の場合には周波数比較器 1 0 3 の出力信号を、 チャーツ制御信号及びディスチャーツ制御信号として選択出力するセレクタ、1 2 6 はセレクタ 1 0 5 による選択出力であるチャーツ制御信号、 1 2 7 はセレクタ 1 0 5 による 選択出力であるディスチャーツ制御信号、 1 0 8 はセレクタ 1 0 5 の出力信号であるチャージ制御信号 1 2 6 及びディスチャージ制御信号 1 2 7 に基づいて電荷のチャージあるのはディスチャージを行うチャージ・ポンプ、1 0 9 はチャージ・ポンプ 1 0 8 の動作による電圧変化を平滑化し、 電圧変化を平滑化し、 電圧 制御発 振回路 1 1 0 に制御電圧を印加する 1 0 に 制御発 取り、詳細な動作説明を以下に行

第1 図のように構成した P L L 回路は、データ 列信号 1 0 1 の周波数と復調クロック 1 1 2 の周 波数の差が P L L 回路の周波数引き込み範囲(キャプチャレンジ)外である場合に、制御回路 1 0 4 は周波数比較器 1 0 3 の比較結果に基づいて、 周波数比較器 1 0 3 の出力信号であるチャーツ制

特開平3-230619(5)

御信号 1 2 3 及びディスチャージ制御信号 1 2 4 のどちらか一方が論理レベル "H" となった場合に、制御信号 1 2 5 を論理レベル "H" とし、 セレクタ 1 0 5 の選択出力が周波数比較器 1 0 3 の出力信号となるように制御し、また、周波数比較器 1 0 3 の出力信号であるチャージ制御信号 1 2 3 及びディスチャージ制御信号 1 2 4 の両方が論理レベル "L"となった場合に、制御信号 1 2 5 を論理レベル "L"とし、セレクタ 1 0 5 の選択出力が位相比較器 1 0 2 の出力信号となるように制御する。

上述の動作を、データ列信号101の周波数と復調クロック112の周波数の差がPLL回路の周波数引き込み範囲(キャプチャレンジ)内となり、周波数比較器103の比較結果である制御信号123及び124に反映されるまで(すなわち、周波数比較器103の比較結果である制御信号123及び124の両方が定常的に論理レベル"L"となるまで)繰り返す。

この場合のPLL回路の動作を以下に述べる。

制御信号123が論理レベル"H"(ディスチャージ制御信号124は論理レベル"L")となっているためチャージ・ポンプ108のPチャネルFET107が0Nとなり、ローパス・フィルタ109に電荷がチャージされる。

チャージされる電荷の量は、 P チャキル F E T が O N となる時間幅と単期増加の関係にあるので、 周波数比較器 1 0 3 の出力であるチャージ制御信号 1 2 3 によって電荷量が制御される。

周波数比較器 1 0 3 からのチャージ制御信号 1 2 3 が論理レベル "H"となる予め定められた一定の時間幅 trook は、位相比較器 1 0 2 によるチャージ制御信号 1 2 1 の出力時間幅 trook り長く設定する。

この場合にはデータ列信号 1 0 1 に対して復興 クロック 1 1 2 の周波数が低く所定範囲外となっ ているため、位相比較器 1 0 2 によるチャージ制 御信号 1 2 1 の出力時間幅 t pookは、

0 < t,。。< (位相比較周期) の範囲で変化している。よって、周波数比較器 1 データ列信号101に対して復調クロック112の周波数が低く所定範囲外となったとき、予め定められた一定の時間、周波数比較器103のチャージ制御信号123が論理レベル"H"となり、これによって制御回路104は、セレクタ105の選択出力が周波数比較器103の出力信号となるよう、選択制御信号125を論理レベル"H"とする。

セレクタ105は、選択制御信号125の指示によって、選択出力であるチャージ制御信号126、及びディスチャージ制御信号127に、それぞれ 周波数比較器103の出力信号であるチャージ制 御信号123及びディスチャージ制御信号124 を選び出力する。

上述の動作によって、チャージ・ポンプ 1 0 6 の P チャネル F E T 1 0 7 に周波数比較器 1 0 3 のチャージ制御信号 1 2 3 が、チャージ・ポンプ 1 0 6 の N チャネル F E T 1 0 8 に周波数比較器 1 0 3 のディスチャージ制御信号 1 2 4 が与えられ、この場合には周波数比較器 1 0 3 のチャージ

0 3 からのチャージ制御信号 1 2 3 が論理レベル "H"となる予め定められた一定の時間幅 t,。。を、 (位相比較周期) < t,。。

ローバス・フィルタ109は、電荷がチャージされたことによる象徴な電圧上昇変化を平滑化し、電圧制御発援回路110への制御電圧を上昇させ、これによって電圧制御発振回路110の発振周波数が上がり、 復調クロック112の周波数が高くなるように動作する。

一方、データ列信号101に対して復興クロック112の周波数が高く所定範囲外となったとき、予め定められた一定の時間、周波数比較器103のディスチャージ制御信号124が論理レベル"H"となり、これによって制御回路104は、セレクタ105の選択出力が周波数比較器103の出力信号となるよう、選択制御信号125を論理レベル"H"とする。

セレクタ105は、選択制御信号125の指示によって、選択出力であるチャージ制御信号128

と設定する。

特開平3-230619(6)

及びディスチャージ制御信号127に、それぞれ周波数比較器103の出力信号であるチャージ制御信号123及びディスチャージ制御信号124を選び出力する。

上述の動作によって、 チャージ・ポンプ 1 0 6 の P チャネル F E T 1 0 7 に周波数比較器 1 0 3 の チャージ制御信号 1 2 3 が、 チャージ・ポンプ 1 0 6 の N チャネル F E T 1 0 8 に周波数比較器 1 0 3 のディスチャージ制御信号 1 2 4 が与えられ、 この場合には周波数比較器 1 0 3 のディスチャージ制御信号 1 2 4 が与えられ、この場合には周波数比較器 1 0 3 のディスチャージ制御信号 1 2 3 は論理レベル "L")となっているため、 チャージ・ポンプ 1 0 6 の N チャネル F E T 1 0 8 が 0 N となり、 ローバス・フィルタ 1 0 9 から電荷がディスチャージされる。

ディスチャージされる電荷の量は、 N チャネル F E T 1 0 8 が O N となる時間幅と単調増加の関係にあるので、 周波数比較器の出力であるディスチャージ制御信号 1 2 4 によって電荷量が制御される。

の発振周波数が下がり、復調クロック112の周 波数が低くなるように動作する。

このように、データ列信号 1 0 1 の周波数と復調クロック 1 1 2 の周波数との差が P L L 回路の周波数引き込み範囲(キャプチャレンジ)外であれば、復調クロック 1 1 2 とデータ列信号 1 0 1 との周波数差が減少するように動作し、周波数差が所定範囲内となると、以下に述べる位相引き込みの動作に移行する。

データ列信号 1 0 1 の周波数と復調クロック 1 1 2 の周波数との差が P L L 回路の周波数引き込み範囲(キャプチャレンジ)内となったときに、周波数比較器 1 0 3 の比較結果に基づいて、 制御回路 1 0 4 は、セレクタ 1 0 5 の選択出力が位相比較器 1 0 2 の出力信号となるように制御する。

この場合のPLL回路の動作を以下に述べる。 データ列信号101に対して復調クロック11 2の位相が遅れたとき、位相比較器102からチャージ制御信号121が出力され、チャージ・ポンプ106のPチャネルFET107がONとなり、 周放数比較器103からのディスチャージ制御信号124が論理レベル"H"となる予め定められた一定の時間幅 trecocは、位相比較器102によるディスチャージ制御信号122の出力時間幅 trecocより長く設定する。

この場合にはデータ列信号 1 0 1 に対して復調 クロック 1 1 2 の周波数が高く所定範囲外となっ ているため、位相比較器 1 0 2 によるディスチャ ージ制御信号 1 2 2 の出力時間幅 t.e.e.は、

0 < t . 4 . a < (位相比較周期)

の範囲で変化している。よって、周波数比較器 1 0 3 からのディスチャージ制御信号 1 2 4 が論理 レベル "H"となる予め定められた一定の時間編 ナ.....を

(位相比較周期) < trace

と設定する。

ローパス・フィルタ 1 0 9 は、電荷がディスチャージされたことによる急激な電圧上昇変化を平滑化し、電圧制御発振回路 1 1 0 への制御電圧を下降させ、これによって電圧制御発振回路 1 1 0

ローパス・フィルタ109に電荷がチャージされ

ローバス・フィルタ109は、電荷がチャージされたことによる急激な電圧上昇変化を平滑化し、電圧制御発振回路110への制御電圧を上昇させ、これによって電圧制御発振回路110の発振周波数が上がり、復調クロック112の位相が進むように動作する。

また、データ列信号 1 0 1 に対して復調クロック 1 1 2 の位相が進んだとき、位相比較器 1 0 2 からディスチャージ制御信号 1 2 2 が出力され、チャージ・ポンプ 1 0 6 の N チャネル F E T 1 0 8 が 0 N となり、ローバス・フィルタ 1 0 9 から電荷がディスチャージされる。

ローバス・フィルタ109は、 電荷がディスチャージされたことによる急激な電圧下降変化を平滑化し、 電圧制御発援回路110への制御電圧を下降させ、これによって電圧制御発援回路110の発援周波数が下がり、 復期クロック112の位相が遅れるように動作する。

特開平3-230619(7)

このようにデータ列信号101の周波数と復期クロック112の周波数との差がPLL回路の周波数引き込み範囲(キャブチャレンジ)内であれば、 復期クロック112とデータ列信号101との位相差が減少するように動作し、 位相差がなくなると、ローバス・フィルタ109の出力直流電圧が一定となり、 この時点で復期クロック112はデータ列信号101の最大繰り返し周波数の2倍の周波数で、かつ、データ列信号101と所定の位相関係となって安定する。

(実施例2)

第2図は、第1図における周波数比較器 103 の内部構成を示す図であり、 請求項2及び請求項 3に記載の周波数比較器の一実施例である。

第2図において、201は電圧制御発振回路(第1図における電圧制御発振回路110)の出力クロック211(第1図における130)とデータ列信号212(第1図における101)とを比較し、復調クロックの周波数とデータ列信号212との周波数差が所定範囲内であるかどうかを判定

夕列信号 2 1 2 の最大反転間隔内に、本来生成されるべき復調クロック(すなわち、データ列信号 2 1 2 の 2 倍の周波数のクロック)を得るための電圧制御発援回路の出力クロック 2 1 1 が N。。。に入る場合に、N。。。+ 1 を検出する検出回路、2 0 8 は検出回路 2 0 6 の出力信号 2 2 5 を基にチャージ制御信号 2 1 3 を生成するチャージ制御回路、2 0 9 は検出回路 2 0 7 の出力信号 2 2 6 を基にディスチャージ制御信号 2 1 4 を生成するディスチャージ制御回路であり、詳細な動作説明を以下に行う。

第2図のように構成した周波数検出器 2 0 1 は、アータ列信号 2 1 2 の最大反転間隔内に電圧制御発援回路の出力クロック 2 1 1 が何周期入るかを検出し、所定の数を越えた場合にデータ列信号 2 1 2 の最の出力クロックの周波数が高く所定範囲外と判定し、また、データ列信号 2 1 2 の最小反転間隔内に電圧制御発援回路の出力クロック 2 1 1 が何周期入るかを検出し、所定の数より小さい場合にデータ列信号に対して復調クロックの周

するとともに、周波数差に応じたチャージ制御信 号213及びディスチャージ制御信号214を出 力する周波数比較器、202はデータ列信号21 2の立ち上がりエッジを検出し、 データ列信号 2 12の立ち上がりエッジと同時に立ち上がり、一 定時間t٫。、後に立ち下がるパルスを生成するエッ ジ検出回路、203は電圧制御発振回路の出力ク ロック211をクロックとして、データ列信号2 12が論理レベル"H"の区間で計数動作を行い、 エッジ検出回路202の出力パルスによってその 計数値をリセットするカウンタ、204はデータ 列信号212の極性を反転させるインパータ、 2 05はカウンタ203のカウント結果をデータ列 信号212の立ち下がりェッジのタイミングで保 持するDフリップ・フロップ、206はデータ列 信号212の最小反転間隔内に、 本来生成される べき復期クロック(すなわち、データ列信号212 の2倍の周波数のクロック)を得るための電圧制御 発振回路の出力クロック211がN。これに入る場合 に、 N***-1を検出する検出回路、207はデー

被数が低く所定範囲外と判定する。

この動作を第3図を用いて詳しく説明する。

第3図は周波数検出器の動作説明に供する波形図である。

第3図において、 a はデータ列信号の一例であるディジタル・オーディオ・インターフェース信号であり、 A で示した部分が信号の最大反転間隔(3T)、 B で示した部分が信号の最小反転間隔(1T) である。

但し、最大反転間隔は、ディジタル・オーディオ・インターフェース規格による伝送信号のデューティの規定により、本来の間隔である3Tの108%まで長くなり得る。また、最小反転間隔は前記規定により、本来の間隔である1Tの80%で短くなり得る。

bは復期クロックであり、電圧制御発振回路の 出力クロックを2分周したクロックである。 復期 クロックはPLL回路がクロック状態にあるとき、 周期が1Tとなる。

C1, C2, C3は、周波数がほぼ完全に引き

特開平3-230619(8)

込まれた状態のPLL回路における電圧制御発振 回路の出力クロックである。

低し、Cliは、位相も完全に引き込まれている場合であり、C2,C3はどちらも位相が完全には引き込まれていない状態のPLに回路における電圧制御発振回路の出力クロックである。

さて、データ列信号の最大反転間隔内に電圧制御発振回路の出力クロックが何周期入るかを検出し、所定の数を越えた場合にデータ列信号に対して復調クロックの周波数が高く、所定範囲外と判定するわけであるが、この場合の所定の数Nnaxは、最大反転間隔が本来の間隔である3Tの108%まで長くなった場合を考えれば良く、Nnaxは7である。よって、データ列信号の最大反転間隔内に電圧制御発援回路の出力クロックが何周期入るかを検出し、7より大きい場合にデータ列信号に対して復調クロックの周波数が高く、所定範囲外と判定する。

例えば検出値が12~14である場合、データ 列信号に対して復調クロックの周波数が2倍程度

される。

エッジ検出回路202は、データ列信号212の立ち上がりエッジを検出し、データ列信号212の立ち上がりエッジと同時に立ち上がり、一定時間 tr,、後に立ち下がるパルスを生成する。ここで、エッジ 検出回路202の出力パルス幅となる時間 tr,、は、カウンタ203のカウント値をリセットするに要する時間 tr・・・。以上で、かつ、可能な限り短く設定される。

上述のように構成したのでカウンタ203は、データ列信号212の論理レベル "H"の区間(但し、立ち上がりェッジ後の t.,。分の時間は除く)で、電圧制御発振回路の出力クロック211の数を計数し、次に来る論理レベル "H"の区間の最前峰(立ち上がりェッジから時間幅で t.,。の区間)で計数値をリセットする。

よって、カウンタ203のカウント値は、データ 列信号212の最大反転間隔が論理レベル"H" に現われたときに最大となり、また、データ列信 号212の最小反転間隔が論理レベル"H"に現 高く、所定範囲外であると判定できる。

次に、データ列信号の最小反転間隔内に電圧制御発援回路の出力クロックが何周期入るかを検出し、所定の数より小さい場合にデータ列信号に対して復調クロックの周波数が低く、所定範囲外と判定するわけであるが、この場合の所定の数Nninは、最小反転間隔が本来の間隔である1Tの80%まで短くなった場合を考えれば良く、Nninは1でる。よって、データ列信号の最小反転間隔内に電圧制御発援回路の出力クロックが何周期はいるかを検出し、1より小さい場合にデータ列信号に対して復調クロックの周波数が低く、所定範囲外と判定する。

次に、第2図の構成における周波数検出器の動作を説明する。

カウンタ203はカウント・イネーブル端子にデータ列信号212が、クロック端子に第1図に示した電圧制御発振回路110の出力クロック211(第1図における130)が、リセット端子にエッジ検出回路202の出力信号221が入力

われたときに最小となる。

但し、 P L L 回路が位相引き込み過程にある場合には、 データ列信号 2 1 2 と電圧制御発振回路の出力クロック 2 1 1 は位相関係が一定とはならず、電圧制御発振回路の出力クロック 2 1 1 の 1 周期の範囲で回転するため、 カウンタ 2 0 3 のカウント値は、 最大値(すなわち、 データ列信号 2 1 2 の最大反転間隔が論理レベル "H"に現われたときのカウント値)においても最小値(すなわち、データ列信号 2 1 2 の最小反転間隔が論理レベル "H"に現われたときのカウント値)においても1 カウントの幅を持つことになる。

よって、 データ列信号 2 1 2 の最小反転間隔内及び最大反転間隔内に、 本来生成されるべき復調クロック (すなわち、 データ列信号の 2 倍の周波数のクロック) を得るための電圧制御発振回路の出力クロック 2 1 1 が何クロック入るかを考える場合に、 最小値は 1 クロック少なく、 最大値は 1 クロック多く見積れば、 P L L 回路が位相引き込み過程にある場合に、 実際にカウンタ 2 0 3 が取

特開平3-230619 (9)

り得るカウント最小値、 カウント最大値と一致する。 これらをそれぞれ、 N e i n (最小カウント値)、 N e e n (最大カウント値) とする。

Dフリップ・フロップ 2 0 5 は、 カウンタ 2 0 3 のカウント結果及びクロックとしてデータ列信号 2 1 2をインバータ 2 0 4 によって反転させた信号 2 2 3 が入力され、よって、カウンタ 2 0 3 のカウント結果をデータ列信号 2 1 2 の立ち下がりエッジのタイミングで保持する。

検出回路206は、Dフリップ・フロップ20 5に保持されたカウンタ203のカウント結果Nが、

 $N < N_{n+n}$

であることを検出すると、電圧制御発振回路の発振周波数が低いと判定し、 Dフリップ・フロップ 205にN<N=inとなったカウント結果が保持されている間、出力信号225を論理レベル"H"とする。

チャージ制御回路208は、検出回路208の出力信号225の立ち上がりエッジと同時に立ち

であることを検出すると、電圧制御発掘回路の発 振周波数が高いと判定し、 Dフリップ・フロップ 205にNasa < Nとなったカウント結果が保持されている間、出力信号226を論理レベル"H" とする。

ディスチャージ制御回路 2 0 8 は、検出回路 2 0 7 の出力信号 2 2 6 の立ち上がりエッジと同時に立ち上がり、予め定められた時間 t,...後に立ち下がるディスチャージ制御信号 2 1 4 を生成す

ここで、予め定められた一定の時間幅 t, e, e, e は、 前述の実施例 1 の説明で述べたように、位相比较器 (第 1 図における 1 0 2) によるディスチャージ制御信号 (第 1 図における 1 2 2) の出力時間幅 t, e, e, e, より長く設定する。

この場合にはデータ列信号212に対して復興 クロックの周波数が高く所定範囲外となっている ため、位相比較器によるディスチャージ制御信号 の出力時間幅 t,4.0.は、

0 < t, ... < (位相比較周期)

上がり、予め定められた時間 traa後に立ち下がるチャージ制御信号 2 1 3 を生成する。

ここで、予め定められた一定の時間幅 trooは、 前述の実施例 1 の説明で述べたように、 位相比較 器 (第 1 図に於ける 1 0 2) によるチャージ制御 信号 (第 1 図に於ける 1 2 1) の出力時間幅 too

この場合にはデータ列信号212に対して復期クロックの周波数が低く所定範囲外となっているため、位相比較器によるチャージ制御信号の出力時間幅

0 < t,。。 < (位相比較周期)

の範囲で変化している。

よって、チャージ制御信号213が論理レベル "日"となる予め定められた一定の時間幅 t.o.を、 (位相比較周期) < t.o.

と設定する。

検出回路207は、Dフリップ・フロップ205 に保持されたカウンタ203のカウント結果Nが、

 $N \cdot \cdot \cdot < N$

の範囲で変化している。

よって、ディスチャージ制御信号214が絵理 レベル"H"となる予め定められた一定の時間幅 t/400を、

(位相比較周期) < trans

と設定する。

このように、データ列信号212の周波数と復 関クロックの周波数との差がPLL回路の周波数 引き込み範囲(キャプチャレンジ)外であること を、データ列信号212の周波数と電圧制御発振 回路の発振周波数とを比較することによって検出 し、さらに、周波数比較結果をもとに、実施例1 で示したPLL回路を復調クロックとデータ列信 号212との周波数差が減少するように動作させ るための信号を生成する。

発明の効果

以上説明したように、データ列信号の周波数と 復調クロックの周波数の差がPLL回路の周波数 引き込み範囲(キャプチャレンジ)外である場合 に、周波数比較器がこれを検出し、周波数比較器

特開平3-230619 (10)

による周波数引き込み動作を行って、 データ列信号の周波数と復期クロックの周波数の差がPLL回路の周波数引き込み範囲内となるよう動作するので、 実質的な周波数引き込み範囲を拡大することが可能となる。

4. 図面の簡単な説明


第1 図は本発明の第1 の実施例である P L L 回路のブロック図、第2 図は本発明の第2 の実施例である 周波数比較器のブロック図、第3 図は同実施例の動作説明に供する波形図、第4 図は従来のP L L 回路の一例を示すブロック図である。

1 0 1 … データ列信号、 1 0 2 … 位相比較器、 1 0 3, 2 0 1 … 周波数比較器、 1 0 4 … 制御回路、 1 0 5 … セレクタ、 1 0 6 … チャージ・ポンプ、 1 0 7 … P チャ ホルド E T、 1 0 8 … N チャネルド E T、 1 0 9 … ローバス・フィルタ、 1 1 0 … 電圧制御発版回路、 1 1 1 1 … 分周回路、 1 1 2 … 復期 2 ロック、 2 0 2 … エッジ検出回路、 2 0 3 … カウンタ、 2 0 4 … インバータ、 2 0 5 … D フリップ・フロッ

ブ、 208, 207…検出回路、 208…チャージ制御回路、 209…ディスチャージ制御回路。


代理人の氏名 弁理士 栗野 重孝 ほか1名


第 1 図



特開平3-230619 (11)

第 2 図





-- 129 --